ELECTRON GENERATING DEVICE, IMAGE FORMING DEVICE USING IT AND METHOD AND CIRCUIT FOR DRIVING THEM

Publication number: JP9230818
Publication date: 1997-09-05

Inventor: TODOKORO YASUYUKI; SUZUKI HIDETOSHI

Applicant: CANON KK

Classification:

- international: H01J1/316; G09G3/20; G09G3/22; H01J1/30; H01J31/12; H01J1/30; G09G3/22; H01J31/12; (IPC1-7): G09G3/22; H01J1/30; H01J31/12


- european:

Application number: JP19960034891 19960222
Priority number(s): JP19960034891 19960222

Report a data error here

Abstract of JP9230818

PROBLEM TO BE SOLVED: To reduce an invalid element current of an electron emission element as small as possible and to reduce power consumption by outputting non-selective potential to scan wiring for a non-selective period, and selective potential to it for a selective period and varying the non-selective potential. SOLUTION: A display panel 101 is connected to an external electric circuit through terminals Dx1-Dxm and Dy1-Dyn. A scan signal successively driving a surface conductive type emission elements group matrix wired in matrix of m rows × n columns one row each is applied to the terminals Dx1-Dxm. On the other hand, a modulation signal for controlling output electronic beams of respective elements of one row of surface conductive type emission element selected by the scan signal is applied to the terminals Dy1-Dyn. Then, the device is constituted so that the non-selective potential is outputted to the scan wiring for the non-selective period, and the selective potential is outputted to be varied between the maximum potential of data wiring and the selective potential.



Data supplied from the esp@cenet database - Worldwide

8/25/2006 11:57 AM

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平9-230818

(43)公開日 平成9年(1997)9月5日


G09G 3/22 H01J 1/30 31/12	識別記号 4237-5H	F I G09G 3/22 H01J 1/30 B 31/12 C
		審査請求 未請求 請求項の数8 OL (全20頁)
(21)出願番号	特願平8-34891	(71)出願人 000001007 キヤノン株式会社
(22) 出願日	平成8年(1996)2月22日	東京都大田区下丸子3丁目30番2号 (72)発明者 外處 泰之 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内
		(72)発明者 鱸 英俊 東京都大田区下丸子3丁目30番2号キヤノ ン株式会社内
		(74)代理人 弁理士 丸島 儀一
	•	-

(54) 【発明の名称】電子発生装置、それを用いた画像形成装置およびそれらの駆動方法、駆動回路

(57)【要約】

【課題】 複数の電子放出素子を複数のデータ配線(Dy1, Dy2, Dy3, …, Dyn)と走査配線(Dx1, Dx2, Dx3, …, Dxm)でマトリックス配線したマルチ電池ビーム源(101)と、前記マルチ電子ビーム源を駆動する駆動回路(102, 106, 105, 111, 104)とを有する電子発生装置において、非選択の電子放出素子に無効素子電流が流れ、消費電力が大きくなることを防止する。

【解決手段】 走査配線($D \times 1$, $D \times 2$, $D \times 3$, …, $D \times m$)の電位を、非選択期間は非選択電位に、選択期間は選択電位にすることができ、非選択電位を可変電源($1 \times 2 \times 0$) と接続することで間にする。そして、データ配線($D \times 1$, $D \times 2$, $D \times 3$, …, $D \times 2$, $D \times 3$, …, $D \times 3$, …,



【特許請求の範囲】

【請求項1】 複数の電子放出素子を複数のデータ配線 と複数の走査配線でマトリックス配線したマルチ電子ビ ーム源を、入力した映像信号に基づいて駆動する駆動回 路において、

前記走査配線に、非選択期間は非選択電位を、選択期間 は選択電位を出力し、かつ前記非選択電位が可変である ことを特徴とする駆動回路。

【請求項2】 前記非選択電位は、前記データ配線の信号に応じて、前記データ配線の最高電位と前記選択電位 10との間で可変である請求項1に記載の駆動回路。

【請求項3】 前記非選択電位をVns、前記データ配線に出力する最高電位をVe、前記データ配線に出力する最低電位をVg、前記選択電位をVs、走査配線に接続した前記電子放出素子の数をn、最高電位Veを出力するデータ配線数をLとすると、Vnsは

 $V n s = V g + (V e - V g) \times L / n$

を満たす請求項1または2に記載の駆動回路。

【請求項4】 複数の電子放出素子を複数のデータ配線と複数の走査配線でマトリックス配線したマルチ電子ビ 20 一ム源と、請求項1~3のいずれかに記載の駆動回路を有することを特徴とする電子発生装置。

【請求項5】 前記電子放出素子は表面伝導型放出素子である請求項4に記載の電子発生装置。

【請求項6】 電子の照射によって励起発光する蛍光板と請求項4または5に記載の電子発生装置を有することを特徴とする画像形成装置。

【請求項7】 複数の電子放出素子を複数のデータ配線 と複数の走査配線でマトリックス配線したマルチ電子ビ ーム源を有する電子発生装置の駆動方法において、

前記走査配線の電位を、非選択期間は非選択電位に、選 択期間は選択電位にし、前記非選択電位を変化させるこ とを特徴とする電子発生装置の駆動方法。

【請求項8】 電子の照射によって励起発光する蛍光板を備え、請求項7に記載の電子発生装置の駆動方法を使用することを特徴とする画像形成装置の駆動方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、複数の電子放出素子を配置した電子発生装置、それを用いた画像形成装置 40 およびそれらの駆動方法に関し、特に、複数の表面伝導型放出素子を配置した電子発生装置、それを用いた画像形成装置およびそれらの駆動方法に関する。

[0002]

【従来の技術】従来から、電子放出素子として熱陰極素子と冷陰極素子の2種類が知られている。このうち冷陰極素子では、たとえば電界放出型素子(以下FE型と記す)や、金属/絶縁層/金属型放出素子(以下MIM型と記す)や、表面伝導型放出素子などが知られている。【0003】FE型の例としては、たとえば、W. P.

Dyke&W. W. Dolan, "Field emission", Advance in ElectronPhysics, 8, 89 (1956) や、あるいは、C. A. Spindt, "Physical properties of thin-film field emission cathodes with molybdenium cones", J. Appl. Phys., 47, 5248 (1976) などが知られている。

【0004】また、MIM型の例としては、たとえば、C. A. Mead, "Operation of tunnel-emission Devices", J. Appl. Phys., 32, 646 (1961) などが知られている。

【0005】また、表面伝導型放出素子としては、たとえば、M. I. Elinson, Radio Eng. Electron Phys., 10, 1290, (1965) や、後述する他の例が知られている。

【0006】表面伝導型放出素子は、基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより電子放出が生ずる現象を利用するものである。この表面伝導型放出素子としては、前記エリンソン等によるSnO.薄膜を用いたものの他に、Au薄膜によるもの

[G. Dittmer: "Thin Solid Films", 9, 317 (1972)] や、In2O/SnO2薄膜によるもの[M. Hartwell and C. G. Fonstad: "IEEE Trans. Ed Conf.", 519 (1975)] や、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第130号、22 (1983)] 等が報告されている。

【0007】これらの表面伝導型放出素子の素子構成の 典型的な例として、図19に前述のM. Hartwel 1らによる素子の平面図を示す。同図において、300 1は基板で、3004はスパッタで形成された金属酸化 物よりなる導電性薄膜である。導電性薄膜3004は図 示のようにH字形の平面形状に形成されている。該導電 性薄膜3004に後述の通電フォーミングと呼ばれる通 電処理を施すことにより、電子放出部3005が形成さ れる。図中の間隔しは、0.5~1 [mm], Wは、 0.1 [mm]で設定されている。尚、図示の便宜か

0.1 [mm]で設定されている。尚、図示の便宜から、電子放出部3005は導電性薄膜3004の中央に矩形の形状で示したが、これは模式的なものであり、実際の電子放出部の位置や形状を忠実に表現しているわけではない。

【0008】M. Hartwellらによる素子をはじめとして上述の表面伝導型放出素子においては、電子放出を行う前に導電性薄膜3004に通電フォーミングと呼ばれる通電処理を施すことにより電子放出部3005を形成するのが一般的であった。すなわち、通電フォー50ミングとは、前記導電性薄膜3004の両端に一定の直

流電圧、もしくは、例えば1 V/分程度の非常にゆっくりとしたレートで昇圧する直流電圧を印加して通電し、導電性薄膜3004を局所的に破壊もしくは変形もしくは変質せしめ、電気的に高抵抗な状態の電子放出部3005を形成することである。尚、局所的に破壊もしくは変形もしくは変質した導電性薄膜3004の一部には、亀裂が発生する。前記通電フォーミング後に導電性薄膜3004に適宜の電圧を印加した場合には、前記亀裂付

【0009】上述の表面伝導型放出素子は、構造が単純 10 で製造も容易であることから、大面積にわたり多数の素子を形成できる利点がある。そこで、たとえば本出願人による特開昭64-31332号公報において開示されるように、多数の素子を配列して駆動するための方法が研究されている。

近において電子放出が行われる。

【0010】また、表面伝導型放出素子の応用については、たとえば、画像表示装置、画像記録装置などの画像形成装置や、荷電ビーム源、等が研究されている。特に、画像表示装置への応用としては、たとえば本出願人によるUSP5,066,883や特開平2-257551号公報において開示されているように、表面伝導型放出素子と電子ビームの照射により発光する蛍光体とを組み合わせて用いた画像表示装置が研究されている。表面伝導型放出素子と蛍光体とを組み合わせて用いた画像表示装置は、従来の他の方式の画像表示装置よりも優れた特性が期待されている。たとえば、近年普及してきた液晶表示装置と比較しても、自発光型であるためバックライトを必要としない点や、視野角が広い点が優れていると言える。

[0011]

【発明が解決しようとする課題】発明者らは、上記従来 技術に記載したものをはじめとして、さまざまな材料、 製法、構造の表面伝導型放出素子を試みてきた。さら に、多数の表面伝導型放出素子を配列してマルチ電子ビ ーム源、ならびにこのマルチ電子ビーム源を応用した画 像表示装置について研究を行ってきた。

【0012】発明者らは、たとえば図20に示す電気的な配線方法によるマルチ電子ビーム源を試みてきた。すなわち、表面伝導型放出素子を2次元的に多数個配列し、これらの素子を図示のようにマトリクス状に配線したマルチ電子ビーム源である。

【0013】図中、4001は表面伝導型放出素子を模式的に示したもの、4002は行方向配線、4003は列方向配線である。行方向配線4002および列方向配線4003は、実際には有限の電気抵抗を有するものであるが、図においては配線抵抗4004および4005として示されている。上述のような配線方法を、単純マトリクス配線と呼ぶ。

【0014】なお、図示の便宜上、 6×6 のマトリクス る。例えば図21のように、m行n列のマトリクスに対で示しているが、マトリクスの規模はむろんこれに限っ 50 して位置 (N,M) の素子を駆動する時に第N列に通電

たわけではなく、たとえば画像表示装置用のマルチ電子 ビーム源の場合には、所望の画像表示を行うのに足りる だけの素子を配列し配線するものである。

【0015】表面伝導型放出素子を単純マトリクス配線 したマルチ電子ビーム源においては、所望の電子ビーム を出力させるため、行方向配線4002および列方向配 線4003に適宜の電気信号を印加する。たとえば、マ トリクスの中の任意の1行の表面伝導型放出素子を駆動 するには、選択する行の行方向配線4002には選択電 圧Vsを印加し、同時に非選択の行の行方向配線400 2には非選択電圧Vnsを印加する。これと同期して列 方向配線4003に電子ビームを出力するための駆動電 圧Veを印加する。この方法によれば、配線抵抗400 4および4005による電圧降下を無視すれば、選択す る行の表面伝導型放出素子には、Ve-Vsの電圧が印 加され、また非選択行の表面伝導型放出素子にはVe-Vnsの電圧が印加される。Ve, Vs, Vnsを適宜 の大きさの電圧にすれば選択する行の表面伝導型放出素 子だけから所望の強度の電子ビームが出力されるはずで あり、また列方向配線の各々に異なる駆動電圧Veを印 20 加すれば、選択する行の素子の各々から異なる強度の電 子ビームが出力されるはずである。また、表面伝導型放 出素子の応答速度は高速であるため、駆動電圧Veを印 加する時間の長さを変えれば、電子ビームが出力される 時間の長さも変えることができるはずである。

【0016】したがって、表面伝導方放出素子を単純マトリクス配線したマルチ電子ビーム源はいろいろな応用可能性があり、たとえば画像情報に応じた電気信号を適宜印加すれば、画像表示装置用の電子源として好適に用30 いることができる。

【0017】しかしながら、表面伝導型放出素子を単純マトリクス配線したマルチ電子ビーム源には実際には以下に述べるような問題が発生していた。

【0018】上記マルチ電子ビーム源を駆動する際、発明者らは以下のような駆動方法について検討してきた。 【0019】1つは図21のように電源を接続した場合

である。すなわち、非選択行に印加する電圧V n s を選択行の表面伝導型放出素子で駆動しない素子に対応する

列配線に印加する電位Vgに等しくする。このとき非選択行の表面伝導型放出素子への印加電圧(Ve-Vns)は、およそ後述するある閾値電圧Vthとなるようにする、すなわちほとんど放出電流 Ieが検出されない電圧となるようにする。この電圧印加状態を半選択状態という。半選択状態では素子電流も非常に小さくなるのが全くOとはならない。

【0020】列方向配線に流れる電流 Ifmは、非選択行上の半選択状態の素子に流れる電流の総和 Ifnと、選択行上の素子に流れる素子電流 Ifを足した電流である。例えば図21のように、m行n列のマトリクスに対して位置(N、M)の素子を駆動する時に第N列に通電

40

する電流は、位置 (N, M) の素子に流れる素子電流 I f (N, M)の他に、第N列方向配線に接続されたm-1個の半選択状態の表面伝導型放出素子におよそVth (Ve-Vns) の電圧を印加した際に流れる素子電流 の総和になる。つまり

[0021]

【外1】

I fm = I f (N, M) + I f n

= If $(N, M) + \sum_{i=1}^{m-1} If (N, K, Vth)$

ただし、If (N, K, Vth)とは、Vthの電圧を 印加された位置(N,K)にある半選択状態の素子に流 れる素子電流である。

【0022】半選択状態のそれぞれの素子に流れる素子 電流は非常に小さいが、単純マトリクスの規模が大きく なると、その電流の総和Ifnは非常に大きくなる。た とえば、半選択状態のそれぞれの素子電流は約0.00 1mAと非常に小さくても、行方向配線が1000行の マトリクスの場合、その総和は約1mAとなり、選択行 上の素子に流れる電流、たとえば0.5mAより大きく なる。この電流は選択した素子を駆動するのにはなんら 寄与せず、無効電流となり、全列配線にVeを印加した ときにはこれら無効電流により消費電力を非常に増加さ せることとなる。

【0023】またこれとは別に、図22のように電源を 接続した場合、すなわち非選択行に印加する電圧Vns を、電子放出させる素子に接続された列配線に印加する 電位Veに等しくする。これによれば、電子放出させる 素子のある列方向配線に接続された素子のうち、選択さ れた走査信号を印加した配線上の素子にはおよそVe-V s の電位が印加されるが、選択されていない行方向配 線上の素子への印加電圧はほとんど0に近くなる。よっ て各表面伝導型放出素子を駆動するために列方向配線に 注入された電流は全て電子放出させる素子に流れ、他の 素子に回り込むことがない。ところが、例えば選択した 行のどの素子からも電子を放出させないとき、すなわち 全ての列配線にVgを印加するとき、非選択行の全ての 素子には通常の電圧印加方向とは逆方向の半選択電圧が 印加され、それに対応した電流が流れる。それら電流は 無効な電流であり、このときにはこれら無効電流により 消費電力を非常に増加させることとなる。

【0024】そこで、以上の問題を解決し、電子放出素 子の無効素子電流をできるだけ小さくして、消費電力の 小さい電子発生装置、それを用いた画像形成装置および それらの駆動方法、駆動回路を提供することを本発明の 目的とする。

[0025]

【課題を解決するための手段】以上に挙げた問題を解決 するために、本発明者が鋭意努力した結果、以下の発明 を得た。すなわち、本発明の駆動回路は、複数の電子放 50 Vns=Vg+(Ve-Vg)×L/n … (1)

出素子を複数のデータ配線と複数の走査配線でマトリッ クス配線したマルチ電子ビーム源を、入力した映像信号 に基づいて駆動する駆動回路において、前記走査配線 に、非選択期間は非選択電位を、選択期間は選択電位を 出力し、かつ前記非選択電位が可変であることを特徴と する。前記非選択電位は、前記データ配線の信号に応じ て、前記データ配線の最高電位と前記選択電位の間で可 変であるといい。また、前記非選択電位をVns、前記 データ配線に出力する最高電位をVe、前記データ配線 10 に出力する最低電位をVg、前記選択電位をVs、走査 配線に接続した前記電子放出素子の数をn、最高電位V e を出力するデータ配線数をLとすると、Vnsは $V n s = V g + (V e - V g) \times L / n$ を満たすといい。本発明の駆動回路と、複数の電子放出 素子を複数のデータ配線と走査配線でマトリックス配線

したマルチ電子ビーム源とを合わせて、本発明を電子発 生装置としてもいい。このとき、電子放出素子は表面伝 導型放出素子であるのが望ましい。また、本発明の電子 発生装置と、電子の照射によって励起発光する蛍光体と を合わせて、本発明を画像形成装置とすることもでき

【0026】本発明は、電子発生装置の駆動方法の発明 をも包含する。すなわち、本発明の電子発生装置の駆動 方法は、複数の電子放出素子を複数のデータ配線と複数 の走査配線でマトリックス配線したマルチ電子ビーム源 を有する電子発生装置の駆動方法において、前記走査配 線の電位を、非選択期間は非選択電位に、選択期間は選 択電位にし、前記非選択電位を変化させることを特徴と する。この電子発生装置と電子の照射によって励起発光 する蛍光体と合わせて、本発明を画像形成装置の駆動方 法とすることもできる。

[0027]

【発明の実施の形態】図5は、本発明の実施の形態の電 子発生装置を表す。501はデータ、走査配線の交点 に、電子放出素子を結線して行列状に電子源を構成した 単純マトリクス構成のマルチ電子ビーム源を表す。50 2 は駆動信号に基づいて所定の変調を行って電流信号を 生成しマルチ電子ビーム源501を駆動する手段を表 す。走査回路は選択した走査配線を電位Vsに固定し、 走査信号を印加していない走査配線に電位 Vn s を印加 する。また、選択された走査配線上であるが電子放出を させない素子の接続されたデータ配線の駆動電位を電位 Vgに固定する手段を備える。電子放出させる素子に対 する変調信号を印加する配線にはVeを印加する。ここ で、VeとVnsの電位差は素子から所望の電子放出量 が得られる電位差であり、VnsとVgの電位差および VgとVsとの電位差がともに素子の電子放出が起こる 閾値よりも小さくなるように、またVnsがVeとVg 間の電位となるように、さらには、

(ここで、nはデータ配線数、Lは選択した行の素子のうち電子放出させる素子数)となるように設定する。

【0028】この設定の仕方は、選択した行の素子のうち電子放出させる素子数Lをカウントしてそれに対して式(1)を満たす電位Vnsを発生する可変電源を接続する方法や、非選択行を駆動回路から切り放した場合、非選がある。非選択行を駆動回路から切り放した場合、非選

択行の電位Vnsは配線抵抗を無視すると注目行に関して等価回路が図6のように表すことができる。ここでR....とR....はともに素子の非選択時抵抗R...に等しいので、Veb Vgを分圧した電位Vnsは上記式

(1)を満たす電位となる。

【0029】この構成のとき素子部分での消費電力は

$$P = L (V e - V s)^{2} / R_{on} + (m-1) L \cdot (V e - V n s)^{2} / R_{off} + (m-1) (n-1) \cdot (V n s - V g)^{2} / R_{off} + (n-1) \cdot (V g - V s)^{2} / R_{off} \cdots (2)$$

30

40

となり、これはVnsに関して2次関数で、Vnsが式(1)のとき最小値をとる。よって上記構成によれば消費電力を容易に最低限とすることができる。

[0030]

【実施例】

(実施例1)次に本発明の主題である画像表示装置の駆動方法について説明する。図1により表面伝導型放出素子を含む画像表示装置の構成について説明する。図中、101は表示パネルで、端子Dx1からDxm及びDy1からDynを介して外部の電気回路と接続されている。またフェースプレート上の高圧端子も外部の高圧電源Vaに接続され放出電子を加速するようになっている。このうち端子Dx1からDxmには前述のパネル内に設けられているマルチ電子ビーム源すなわちm行n列の行列状にマトリックス配線された表面伝導型放出素子の行列状にマトリックス配線された表面伝導型放出素子を指えている。一方、端子Dy1からDynには前記走査信号により選択された一行の表面伝導型放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。

【0031】次に、走査回路102について図3(a)により説明する。同回路は、内部にm個のスイッチンク素子を備えるもので、各スイッチング素子は、直流電圧源の2つの出力電圧Vsもしくは可変出力電源120の出力Vnsのいずれか一方を選択し、表示パネル101の端子Dx1ないしDxmと電気的に接続するものである。各スイッチング素子は、タイミング信号発生回路

(後述) が出力する制御信号Tscanにもとずいて動作するものだが、実際にはたとえばFETのようなスイッチング素子を組み合わせる事により、例えば図4

(a) のようなpush-pull 401、402構成で容易に実現できる。図4(b)に示すように、制御信号Tscanから生成された各行配線に対応するタイミング信号Txmに同期して、出力Vxmが電位VseVns02値間で切り換えられる。

【0032】ここで可変電源出力Vnsの電位は、図1中のカウンタ121で同時に電子放出させる素子数をカウントし、その数に基づいて上記式(1)を満たすように決められる。

【0033】尚、前記直流電源電圧Vsは、本実施例の場合には後述する図15で例示する表面伝導型放出素子

の特性(電子放出しきい値電圧が8 [V])に基づきー7 [V]とした。電子放出させる素子への通電電流が0.5mAとすると、素子への印加電圧は14.5 [V]となり、よって電子放出させる素子に接続された列方向配線への印加電圧Veは7.5 [V]となる。ま

[V]となり、よって電子放出させる素子に接続された列方向配線への印加電圧Veは7.5 [V]となる。また、選択行中で電子放出させない素子への印加電圧がしきい値電圧以下となるように、その素子が接続された列方向配線への印加電圧Vgを0 [V]とした。そこで選択されていない行方向配線への印加電圧Vnsは0

20 【V】から7.5 【V】の間の電圧で可変できるように した。これにより選択されていない素子に印加される駆 動電圧は電子放出しきい値電圧以下となる。

【0034】次に、入力された映像信号の流れについて 説明する。入力されたコンポジット映像信号をデコーダ で3原色の輝度信号及び水平、垂直同期信号(HSYN C, VSYNC)に分離する。タイミング信号発生回路 104ではHSYNC, VSYNC信号に同期した各種 タイミング信号を発生させる。RGB輝度信号はS/H 回路等で適当なタイミングでサンプリングされ保持され る。保持された信号はシフトレジスター回路106で画 像形成パネルの各蛍光体の並びに対応した順番に並んだ 一行毎のパラレル画像信号に変換され、ラッチ回路10 5により記憶される。

【0035】続いてパルス発生回路111で画像信号に対応してパルスの有無を制御する。画像形成時には電圧出力は表示パネルの端子DylないしDynを通じて表示パネル101内の表面伝導型放出素子には通電される。電圧出力パルスが供給されたパネルでは走査回路102が選択した行に接続された表面伝導型放出素子のみが供給されたパルス幅に応じた期間だけ電子を放出し、蛍光体が発光する。走査回路102が選択する行を順次走査することで2次元画像が形成される。

【0036】 (表示パネルの構成と製造法) 次に、本発明を適用した画像表示装置の表示パネルの構成と製造法 について、具体的な例を示して説明する。

【0037】図7は、実施例に用いた表示パネルの斜視図であり、内部構成を示すためにパネルの1部を切り欠いて示している。図中、1005はリアプレート、1006は側壁、1007はフェースプレートであり、1005~1007により表示パネルの内部を真空に維持す

40

るための気密容器を形成している。気密容器を組み立て るにあたっては、各部材の接合部に十分な強度と気密性 を保持させるため封着する必要があるが、たとえばフリ ットガラスを接合部に塗布し、大気中あるいは窒素雰囲 気中で、摂氏400~500度で10分以上焼成するこ とにより封着を達成した。気密容器内部を真空に排気す る方法については後述する。

【0038】リアプレート1005には、基板1001 が固定されているが、該基板上には表面伝導型放出素子 1002がNxM個形成されている。 (N, Mは2以上 10 の正の整数であり、目的とする表示画素数に応じて適宜 設定される。たとえば、髙品位テレビジョンの表示を目 的とした表示装置においては、N=3000, M=10 00以上の数を設定することが望ましい。本実施例にお いては、N=3072, M=1024とした)。前記N x M個の表面伝導型放出素子は、M本の走査配線である 行方向配線1003とN本のデータ配線である列方向配 線1004により単純マトリクス配線されている。前 記、1001~1004によって構成される部分をマル チ電子ビーム源と呼ぶ。なお、マルチ電子ビーム源の製 造方法や構造については、後で詳しく述べる。

【0039】本実施例においては、気密容器のリアプレ ート1005にマルチ電子ビーム源の基板1001を固 定する構成としたが、マルチ電子ビーム源の基板100 1が十分な強度を有するものである場合には、気密容器 のリアプレートとしてマルチ電子ビーム源の基板100 1自体を用いてもよい。

【0040】また、フェースプレート1007の下面に は、蛍光膜1008が形成されている。本実施例はカラ 一表示装置であるため、蛍光膜1008の部分にはCR Tの分野で用いられる赤、緑、青、の3原色の蛍光体が 塗り分けられている。各色の蛍光体は、たとえば図8の (a) に示すようにストライプ状に塗り分けられ、蛍光 体のストライプの間には黒色の導電体1010が設けて ある。黒色の導電体1010を設ける目的は、電子ビー ムの照射位置に多少ずれがあっても表示色にずれが生じ ないようにする事や、外交の反射を防止して表示コント ラストの低下を防ぐ事、電子ビームによる蛍光膜のチャ ージアップを防止する事などである。黒色の導電体10 10には、黒鉛を主成分として用いたが、上記の目的に 適するものであればこれ以外の材料を用いても良い。

【0041】また、3原色の蛍光体の塗り分け方は前記 図8 (a) に示したストライプ状の配列に限られるもの ではなく、たとえば図8(b)に示すようなデルタ状配 列や、それ以外の配列であってもよい。

【0042】なお、モノクロームの表示パネルを作成す る場合には、単色の蛍光体材料を蛍光膜1008に用い ればよく、また黒色の導電材料は必ずしも用いなくとも

面には、CRTの分野では公知のメタルバック1009 を設けてある。メタルバック1009を設けた目的は、 蛍光膜1008が発する光の一部を鏡面反射して光利用 率を向上させる事や、負イボンの衝突から蛍光膜100 8を保護する事や、電子ビーム加速電圧を印加するため の電極として作用させる事や、蛍光膜1008を励起し た電子の導電路として作用させる事などである。メタル バック1009は、蛍光膜1008をフェースプレート 基板1007上に形成した後、蛍光膜表面を平滑化処理 し、その上にAIを真空蒸着する方法により形成した。 なお、蛍光膜1008に低電圧用の蛍光体材料を用いた 場合には、メタルバック1009は用いない。

【0044】また、本実施例では用いなかったが、加速 電圧の印加用や蛍光膜の導電性向上を目的として、フェ ースプレート基板1007と蛍光膜1008との間に、 例えばITOを材料とする透明電極を設けてもよい。

【0045】また、Dxl~DxmおよびDyl~Dy nおよびHvは、当該表示パネルと不図示の電気回路と を電気的に接続するために設けた気密構造の電気接続用 端子である。Dxl~Dxmはマルチ電子ビーム源の行 方向配線1003と、Dyl~Dynはマルチ電子ビー ム源の列方向配線1004と、Hvはフェースプレート のメタルバック1009と電気的に接続している。

【0046】また、気密容器内部を真空に排気するに は、気密容器を組み立てた後、不図示の排気管と真空ポ ンプとを接続し、気密容器内を10のマイナス7乗〔T orr]程度の真空度まで排気する。その後、排気管を 封止するが、気密容器内の真空度を維持するために、封 止の直前あるいは封止後に気密容器内の所定の位置にゲ ッター膜(不図示)を形成する。ゲッター膜とは、たと えばBaを主成分とするゲッター材料をヒーターもしく は高周波加熱により加熱し蒸着して形成した膜であり、 該ゲッター膜の吸着作用により気密容器内は1×10マ イナス5乗ないしは1×10マイナス7乗〔Torr〕 の真空度に維持される。

【0047】以上、本発明実施例の表示パネルの基本構 成と製法を説明した。

【0048】次に、前記実施例の表示パネルに用いたマ ルチ電子ビーム源の製造方法について説明する。本発明 の画像表示装置に用いるマルチ電子ビーム源は、表面伝 導型放出素子を単純マトリクス配線した電子源であれ ば、表面伝導型放出素子の材料や形状あるいは製法に制 限はない。しかしながら、発明者らは、表面伝導型放出 素子の中では、電子放出部もしくはその周辺部を微粒子 膜から形成したものが電子放出特性に優れ、しかも製造 が容易に行えることを見いだしている。したがって、高 輝度で大画面の画像表示装置のマルチ電子ビーム源に用 いるには、最も好適であると言える。そこで、上記実施 例の表示パネルにおいては、電子放出部もしくはその周 【0043】また、蛍光膜1008のリアプレート側の 50 辺部を微粒子膜から形成した表面伝導型放出素子を用い

た。そこで、まず好適な表面伝導型放出素子について基 本的な構成と製法および特性を説明し、その後で多数の 素子を単純マトリクス配線したマルチ電子ビーム源の構 造について述べる。

【0049】(表面伝導型放出素子の好適な素子構成と 製法) 電子放出部もしくはその周辺部を微粒子膜から形 成する表面伝導型放出素子の代表的な構成には、平面型 と垂直型の2種類があげられる。

【0050】 (平面型の表面伝導型放出素子) まず最初 に、平面型の表面伝導型放出素子の素子構成と製法につ いて説明する。

【0051】図9に示すのは、平面型の表面伝導型放出 素子の構成を説明するための平面図(a)および断面図 (b) である。図中、1101は基板、1102と11 03は素子電極、1104は導電性薄膜、1105は通 電フォーミング処理により形成した電子放出部、111 3は通電活性化処理により形成した薄膜である。

【0052】基板1101としては、たとえば、石英ガ ラスや青板ガラスをはじめとする各種ガラス基板や、ア ルミナをはじめとする各種セラミクス基板、あるいは上 20 述の各種基板上にたとえばSiO。を材料とする絶縁層 を積層した基板、などを用いることができる。

【0053】また、基板1101上に基板面と平行に対 向して設けられた素子電極1102と1103は、導電 性を有する材料によって形成されている。たとえば、N i, Cr, Au, Mo, W, Pt, Ti, Cu, Pd, Ag等をはじめとする金属、あるいはこれらの金属の合 金、あるしは In₂O₃ - SnO₂をはじめとする金属酸 化物、ポリシリコンなどの半導体、などの中から適宜材 料を選択して用いればよい。電極を形成するには、たと えば真空蒸着などの製膜技術とフォトリソグラフィー、 エッチングなどのパターニングなどのパターニング技術 を組み合わせて用いれば容易に形成できるが、それ以外 の方法 (たとえば印刷技術) を用いて形成してもさしつ かえない。

【0054】素子電極1102と1103の形状は、当 該電子放出素子の応用目的に合わせて適宜設計される。 一般的には、電極間隔しは通常は数百オングストローム から数百マイクロメーターの範囲から適当な数値を選ん で設計されるが、なかでも表示装置に応用するために好 40 ましいのは数マイクロメーターより数十マイクロメータ ーの範囲である。また、素子電極の厚さdについては、 通常は数百オングストロームから数マイクロメーターの 範囲から適当な数値が選ばれる。

【0055】また、導電性薄膜1104の部分には、微 粒子膜を用いる。ここで述べた微粒子膜とは、構成要素 として多数の微粒子を含んだ膜(島状の集合体も含む) のことをさす。微粒子膜を微視的に調べれば、通常は、 ここの微粒子が離間して配置された構造か、あるいは微 粒子が互いに隣接した構造か、あるいは微粒子が互いに 50 グ処理後に、後述する通電活性化の処理を行うことによ

重なり合った構造が観測される。

【0056】微粒子膜に用いた微粒子の粒径は、数オン グストロームから数千オングストロームの範囲に含まれ るものであるが、なかでも好ましいのは10オングスト ロームから200オングストロームの範囲のものであ る。また、微粒子膜の膜厚は、以下に述べるような諸条 件を考慮して適宜設定される。すなわち、素子電極11 02あるいは1103と電気的に良好に接続するのに必 要な条件、後述する通電フォーミングを良好に行うのに 必要な条件、微粒子膜自身の電気抵抗を後述する適宜の 値にするために必要な条件、などである。具体的には、 数オングストロームから数千オングストロームの範囲の なかで設定するが、なかでも好ましいのは10オングス トロームから500オングストロームの間である。

【0057】また、微粒子膜を形成するのに用いられう る材料としては、たとえば、Pd、Pt、Ru、Ag、 Au, Ti, In, Cu, Cr, Fe, Zn, Sn, T a, W, Pb, などをはじめとする金属や、PdO, S nO₂, In₂O₃, PbO, Sb₂O₃, などをはじめと する酸化物や、HfB2, ZrB2; LaB6, CeB6, YB4, GdB4, などをはじめとする硼化物や、Ti C, ZrC, HfC, TaC, SiC, WC, などをは じめとする炭化物や、TiN, ZrN, HfN, などを はじめとする窒化物や、Si, Ge, などをはじめとす る半導体や、カーボン、などがあげられ、これらの中か ら適宜選択される。

【0058】以上述べたように、導電性薄膜1104を 微粒子膜で形成したが、そのシート抵抗値については、 10の3乗から10の7乗 [オーム/sq] の範囲に含 30 まれるよう設定した。

【0059】なお、導電性薄膜1104と素子電極11 02および1103とは、電気的に良好に接続されるの が望ましいため、互いの一部が重なりあうような構造を とっている。その重なり方は、図9の例においては、下 から基板、素子電極、導電性薄膜の順序で積層したが、 場合によっては下から基板、導電性薄膜、素子電極、の 順序で積層してもさしつかえない。

【0060】また、電子放出部1105は、導電性薄膜 1104の一部に形成された亀裂状の部分であり、電気 的には周囲の導電性薄膜よりも高抵抗な性質を有してい る。 亀裂は、導電性薄膜 1104に対して、後述する通 電フォーミングの処理を行うことにより形成する。亀裂 内には、数オングストロームから数百オングストローム の粒径の微粒子を配置する場合がある。なお、実際の電 子放出部の位置や形状を精密かつ正確に図示するのは困 難なため、図9においては模式的に示した。

【0061】また、薄膜1113は、炭素もしくは炭素 化合物よりなる薄膜で、電子放出部1105およびその 近傍を被覆している。薄膜1113は、通電フォーミン

り形成する。

【0062】薄膜1113は単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500 [オングストローム] 以下とするが、300 [オングストローム] 以下とするのがさらに好ましい。

【0063】なお、実際の薄膜1113の位置や形状を精密に図示するのは困難なため、図9においては模式的に示した。また、平面図(a)においては、薄膜1113の一部を除去した素子を図示した。

【0064】以上、好ましい素子の基本構成を述べたが、実施例においては以下のような素子を用いた。

【0065】すなわち、基板1101には青板ガラスを用い、素子電極1102と1103にはNi薄膜を用いた。素子電極の厚さはは1000[オングストローム]、電極間隔Lは2[マイクロメーター]とした。

【0066】 微粒子膜の主要材料として P d もしくは P d O を用い、微粒子膜の厚さは約100 [オングストローム]、幅Wは100 [マイクロメータ] とした。

【0067】次に、好適な平面型の表面伝導型放出素子 20の製造方法について説明する。図10の(a)~(d)は、表面伝導型放出素子の製造工程を説明するための断面図で、各部材の表記は前記図9と同一である。

【0068】1)まず、図10(a)に示すように、基板1101上に素子電極1102および1103を形成する。

【0069】形成するにあたっては、あらかじめ基板1101を洗剤、純水、有機溶剤を用いて十分に洗浄後、素子電極の材料を堆積させる。(堆積する方法としては、たとえば、蒸着法やスパッタ法などの真空成膜技術30を用いればよい。)その後、堆積した電極材料を、フォトリソグラフィー・エッチング技術を用いてパターニングし、(a)に示した一対の素子電極(1102と1103)を形成する。

【0070】2) 次に、同図(b) に示すように、導電性薄膜1104を形成する。

【0071】形成するにあたっては、まず前記(a)の基板に有機金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜を成膜した後、フォトリソグラフィー・エッチングにより所定の形状にパターニングする。ここで、有機金属溶液とは、導電性薄膜に用いる微粒子の材料を主要元素とする有機金属化合物の溶液である。(具体的には、本実施例では主要元素としてPdを用いた。また、実施例では塗布方法として、ディッピング法を用いたが、それ以外のたとえばスピンナー法やスプレー法を用いてもよい)。

【0072】また、微粒子膜で作られる導電性薄膜の成膜方法としては、本実施例で用いた有機金属溶液の塗布による方法以外の、たとえば真空蒸着法やスパッタ法、あるいは化学的気相堆積法などを用いる場合もある。

【0073】3) 次に、同図 (c) に示すように、フォ

ーミング用電源1110から素子電極1102と110 3の間に適宜の電圧を印加し、通電フォーミング処理を

行って、電子放出部1105を形成する。

【0074】通電フォーミング処理とは、微粒子膜で作られた導電性薄膜1104に通電を行って、その一部を適宜に破壊、変形、もしくは変質せしめ、電子放出を行うのに好適な構造に変化させる処理のことである。微粒子膜で作られた導電性薄膜のうち電子放出を行うのに好適な構造に変化した部分(すなわち電子放出部1105)においては、薄膜に適当な亀裂が形成されている。なお、電子放出部1105が形成される前と比較すると、形成された後は素子電極1102と1103の間で計測される電気抵抗は大幅に増加する。

【0075】通電方法をより詳しく説明するために、図11に、フォーミング用電源1110から印加する適宜の電圧波形の一例を示す。微粒子膜で作られた導電性薄膜をフォーミングする場合には、パルス状の電圧が好ましく、本実施例の場合には同図に示したようにパルス幅T1の三角波パルスをパルス間隔T2で連続的に印加した。その際には、三角波パルスの波高値Vpfを、順次昇圧した。また、電子放出部1105の形成状況をモニターするためのモニターパルスPmを適宜の間隔で三角波パルスの間に挿入し、その際に流れる電流を電流計111で計測した。

【0076】実施例においては、たとえば10のマイナス5乗 [torr]程度の真空雰囲気下において、たとえばパルス幅T1を1 [ミリ秒]、パルス間隔T2を10[ミリ秒]とし、波高値Vpfを1パルスごとに0.1 [V]ずる昇圧した。そして、三角波を5パルス印加するたびに1回の割りで、モニターパルスPmを挿入した。フォーミング処理に悪影響を及ぼすことがないように、モニターパルスの電圧Vpmを0.1 [V]に設定した。そして、素子電極1102と1103の間の電気抵抗が1×10の6乗 [オーム]になった段階、すなわちモニターパルス印加時に電流計111で計測される電流が1×10のマイナス7乗 [A]以下になった段階で、フォーミング処理にかかわる通電を終了した。

【0077】なお、上記の方法は、本実施例の表面伝導 40 型放出素子に関する好ましい方法であり、たとえば微粒 子膜の材料や膜厚、あるいは素子電極間隔Lなど表面伝 導型放出素子の設計を変更した場合には、それに応じて 通電の条件を適宜変更するのが望ましい。

【0078】4)次に、図10(d)に示すように、活性化用電源1112から素子電極1102と1103の間に適宜の電圧を印加し、通電活性化処理を行って、電子放出特性の改善を行う。

【0079】通電活性化処理とは、前記通電フォーミング処理により形成された電子放出部1105に適宜の条 60件で通電を行って、その近傍に炭素もしくは炭素化合物

を堆積せしめる処理のことである。(図においては、炭素もしくは炭素化合物よりなる堆積物を部材1113として模式的に示した。)なお、通電活性化処理を行うことにより、行う前と比較して、同じ印加電圧における放出電流を典型的には100倍以上に増加させることができる

【0080】具体的には、10のマイナス4乗ないし10のマイナス5乗〔torr〕の範囲内の真空雰囲気中で、電圧パルスを定期的に印加することにより、真空雰囲気中に存在する有機化合物を起源とする炭素もしくは10炭素化合物を堆積させる。堆積物1113は、単結晶グラファイト、多結晶グラファイト、非晶質カーボン、のいずれかか、もしくはその混合物であり、膜厚は500[オングストローム]以下、より好ましくは300[オングストローム]以下である。

【0081】通電方法をより詳しく説明するために、図12の(a)に、活性化用電源1112から印加する適宜の電圧波形の一例を示す。本実施例においては、一定電圧の矩形波を定期的に印加して通電活性化処理を行ったが、具体的には、矩形波の電圧Vacは14[V],パルス幅T3は1[ミリ秒],パルス間隔T4は10[ミリ秒]とした。なお、上述の通電条件は、本実施例の表面伝導型放出素子に関する好ましい条件であり、表面伝導型放出素子の設計を変更した場合には、それに応じて条件を適宜変更するのが望ましい。

【0082】図9の(d)に示す1114は該表面伝導 型放出素子から放出される放出電流Ieを捕捉するため のアノード電極で、直流高電圧電源1115および電流 計1116が接続されている。(なお、基板1101 を、表示パネルの中に組み込んでから活性化処理を行う 場合には、表示パネルの蛍光面をアノード電極1114 として用いる。) 活性化用電源1112から電圧を印加 する間、電流計1116で放出電流 I e を計測して通電 活性化処理の進行状況をモニターし、活性化用電源11 12の動作を制御する。電流計1116で計測された放 出電流Ieの一例を図12(b)に示すが、活性化電源 1112からパルス電圧を印加しはじめると、時間の経 過とともに放出電流 I e は増加するが、やがて飽和して ほとんど増加しなくなる。このように、放出電流Ieが ほぼ飽和した時点で活性化用電源1112からの電圧印 40 加を停止し、通電活性化処理を終了する。

【0083】なお、上述の通電条件は、本実施例の表面 伝導型放出素子に関する好ましい条件であり、表面伝導 型放出素子の設計を変更した場合には、それに応じて条 件を適宜変更するのが望ましい。

【0084】以上のようにして、図10(e)に示す平面型の表面伝導型放出素子を製造した。

【0085】(垂直型の表面伝導型放出素子)次に、電子放出部もしくはその周辺を微粒子膜から形成した表面 伝導型放出素子のもうひとつの代表的な構成、すなわち 垂直型の表面伝導型放出素子の構成について説明する。 【0086】図13は、垂直型の基本構成を説明するための模式的な断面図であり、図中の1201は基板、1202と1203は素子電極、1206は段差形成部材、1204は微粒子膜を用いた導電性薄膜、1205は通電フォーミング処理により形成した電子放出部、1213は通電活性化処理により形成した薄膜、である。【0087】垂直型が先に説明した平面型と異なる点は、素子電極のうちの片方(1202)が段差形成部材1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。したがって、前記図9の平面型における素子電極間隔L

1206上に設けられており、導電性薄膜1204が段差形成部材1206の側面を被覆している点にある。したがって、前記図9の平面型における素子電極間隔Lは、垂直型においては段差形成部材1206の段差高Lsとして設定される。なお、基板1201、素子電極1202および1203、微粒子膜を用いた導電性薄膜1204、については、前記平面型の説明中に列挙した材料を同様に用いることが可能である。また、段差形成部材1206には、たとえばSiO2のような電気的に絶縁性の材料を用いる。

【0088】次に、垂直型の表面伝導型放出素子の製法について説明する。図14の(a)~(f)は、製造工程を説明するための断面図で、各部材の表記は前記図106と同一である。

【0089】1)まず、図14(a)に示すように、基板1201上に素子電極1203を形成する。

【0090】2)次に、同図(b)に示すように、段差 形成部材を形成するための絶縁層を積層する。絶縁層 は、たとえばSiO。をスパッタ法で積層すればよい が、たとえば真空蒸着法や印刷法などの他の成膜方法を 30、用いてもよい。

【0091】3)次に、同図(c)に示すように、絶縁 層の上に素子電極1202を形成する。

【0092】4)次に、同図(d)に示すように、絶縁層の一部を、たとえばエッチング法を用いて除去し、素子電極1203を露出させる。

【0093】5)次に、同図(e)に示すように、微粒子膜を用いた導電性薄膜1204を形成する。形成するには、前記平面型の場合と同じく、たとえば塗布法などの成膜技術を用いればよい。

【0094】6)次に、前記平面型の場合と同じく、通電フォーミング処理を行い、電子放出部を形成する。

(図10(c)を用いて説明した平面型の通電フォーミング処理と同様の処理を行えばよい。)

【0095】7)次に、前記平面型の場合と同じく、通電活性化処理を行い、電子放出部近傍に炭素もしくは炭素化合物を堆積させる。(図10(d)を用いて説明した平面型の通電活性化処理と同様の処理を行えばよい)。

【0096】以上のようにして、図14(f)に示す垂直型の表面伝導型放出素子を製造した。

20

18

【0097】(表示装置に用いた表面伝導型放出素子の特性)以上、平面型と垂直型の表面伝導型放出素子について素子構成と製法を説明したが、次に表示装置に用いた素子の特性について述べる。

【0098】図15に、表示装置に用いた素子の、(放出電流Ie)対(素子印加電圧Vf)特性、および(素子電流If)対(素子印加電圧Vf)特性の典型的な例を示す。なお、放出電流Ieは素子電流Ifに比べて著しく小さく、同一尺度で図示するのが困難であるうえ、これらの特性は素子の大きさや形状等の設計パラメータを変更することにより変化するものであるため、2本のグラフは各々任意単位で図示した。

【0099】表示装置に用いた素子は、放出電流 I e に関して以下に述べる3つの特性を有している。

【0100】第一に、ある電圧(これを閾値電圧Vthと呼ぶ)以上の大きさの電圧を素子に印加すると急激に放出電流Ieが増加するが、一方、閾値電圧Vth未満の電圧では放出電流Ieはほとんど検出されない。

【0101】すなわち、放出電流Ieに関して、明確な 閾値電圧Vthを持った非線形素子である。

【0102】第二に、放出電流Ieは素子に印加する電 圧Vfに依存して変化するため、電圧Vfで放出電流Ieの大きさを制御できる。

【0103】第三に、素子に印加する電圧Vfに対して素子から放出される電流Ieの応答速度が速いため、電圧Vfを印加する時間の長さによって素子から放出される電子の電荷量を制御できる。

【0104】以上のような特性を有するため、表面伝導型放出素子を表示装置に好適に用いることができた。たとえば多数の素子を表示画面の画素に対応して設けた表 30 示装置において、第一の特性を利用すれば、表面画面を順次走査して表示を行うことが可能である。すなわち、駆動中の素子には所望の発光輝度に応じて閾値電圧Vth以上の電圧を適宜印加し、非選択状態の素子には閾値電圧Vth未満の電圧を印加する。駆動する素子を順次切り替えてゆくことにより、表示画面を順次走査して表示を行うことが可能である。

【0105】また、第二の特性かまたは第三の特性を利用することにより、発光輝度を制御することができるため、諧調表示を行うことが可能である。

【0106】(多数素子を単純マトリクス配線したマルチ電子ビーム源の構造)次に、上述の表面伝導型放出素子を基板上に配列して単純マトリクス配線したマルチ電子ビーム源の構造について述べる。

【0107】図16に示すのは、前記図7の表示パネルに用いたマルチ電子ビーム源の平面図である。基板上には、前記図9で示したものと同様な表面伝導型放出素子が配列され、これらの素子は行方向配線電極1003と列方向配線電極1004により単純マトリクス状に配線されている。行方向配線電極1003と列方向配線電極

1004の交差する部分には、電極間に絶縁層(不図示)が形成されており、電気的な絶縁が保たれている。 【0108】図16のA-A'に沿った断面を、図17 に示す。

【0109】なお、このような構造のマルチ電子源は、あらかじめ基板上に行方向配線電極1003、列方向配線電極1004、電極間絶縁層(不図示)、および表面伝導型放出素子の素子電極と導電性薄膜を形成した後、行方向配線電極1003および列方向配線電極1004を介して各素子に給電して通電フォーミング処理と通電活性化処理を行うことにより製造した。

【0110】(実施例2)次に本発明の別の実施例について説明する。図2により表面伝導型放出素子を含む画像表示装置の構成について説明する。図中、201は表示パネルで、実施例1と同様に端子Dx1からDxm及びDy1からDynを介して外部の電気回路と接続され、またフェースプレート上の高圧端子も外部の高圧電源Vaに接続され、端子Dx1からDxmには走査信号が印加され、端子Dy1からDynには変調信号が印加される。

【0111】次に、走査回路202について図3(b)により説明する。同回路は、内部にm個のスイッチング素子を備えるもので、各スイッチング素子は、出力電圧Vsの直流電圧源もしくは駆動回路とは接続せず他の非選択行と短絡させる配線のいずれか一方を選択し、表示パネル201の端子Dx1ないしDxmと電気的に接続するものである。また、短絡された非選択行方向配線はツェナーダイオード301を通してグランド電位(Vg)に接続する。これは高圧印加による放電が非選択方向配線上で発生した際に、配線電位が素子の破壊電圧以上に上昇して素子破壊を生じさせるのを防ぐためである。このツェナーダイオードの降伏電圧は列方向配線への印加電圧Veよりも少し高い電圧、本実施例では10[V]のものを用いた。

【0112】各スイッチング素子は、タイミング信号発生回路が出力する制御信号Tscanにもとずいて動作するものだが、実際には、たとえば図4(a)のようなpush-pull構成のFETのようなスイッチング素子を組み合わせる事により容易に実現できる。

【0113】尚、前記直流電源電圧Vsは、本実施例の場合には後述する図15で例示した表面伝導型放出素子の特性(電子放出しきい値電圧が8[V])に基づきー7[V]とした。電子放出させる素子への通電電流が0.5mAとすると、素子への印加電圧は14.5[V]となり、よって、電子放出させる素子に接続された列方向配線への印加電圧Veは7.5[V]となる。また、選択行中で電子放出させない素子への印加電圧がしきい値電圧以下となるように、その素子が接続された列方向配線への印加電圧Vgを0[V]とした。そこで選択されていない行方向配線への印加電圧Vnsは0

[V] から7.5 [V] の間の電圧で可変できるように した。これにより選択されていない素子に印加される駆 動電圧は電子放出しきい値電圧以下となる。

【0114】次に、入力された映像信号の流れについて 説明する。入力されたコンポジット映像信号をデコーダ で3原色の輝度信号及び水平、垂直同期信号(HSYN C, VSYNC) に分離する。タイミング信号発生回路 204ではHSYNC, VSYNC信号に同期した各種 タイミング信号を発生させる。RGB輝度信号はS/H 回路等で適当なタイミングでサンプリングされ保持され 10 る。保持された信号はシフトレジスター回路で206で 画像形成パネルの各蛍光体の並びに対応した順番で並ん だ一行毎のパラレル画像信号に変換され、ラッチ回路 2 05により記憶されている。

【0115】続いてパルス幅変調回路211で画像信号 強度に対応したパルス幅を持つドライブパルス信号に変 換される。画像形成時には電圧出力は表示パネルの端子 Dy1ないしDynを通じて表示パネル210内の表面 伝導型放出素子に通電される。電圧出力パルスが供給さ れたパネルでは走査回路202が選択した行に接続され 20 た表面伝導型放出素子のみが供給されたパルス幅に応じ た期間だけ電子を放出し、蛍光体が発光する。走査回路 202が選択する行を順次走査することで2次元画像が 形成される。

【0116】 (実施例3) 図18は、前記説明の表面伝・ 導型放出素子を電子ビーム源として用いたディスプレイ パネルに、たとえばテレビジョン放送をはじめとする種 々の画像情報源より提供される画像情報を表示できるよ うに構成した表示装置の一例を示すための図である。

【0117】図中、2100はディスプレイパネル、2 101はディスプレイパネルの駆動回路、2102はデ ィスプレイコントローラ、2103はマルチプレクサ、 2104はデコーダ、2105は入出力インターフェー ス回路、2106はCPU、2107は画像生成回路、 2108および2109および2110は画像メモリー インターフェース回路、2111は画像入力インターフ ェース回路、2112および2113はTV信号受信回 路、2114は入力部である。(なお、本表示装置は、 たとえばテレビジョン信号のように映像情報と音声情報 の両方を含む信号を受信する場合には、当然映像の表示 40 と同時に音声を再生するものであるが、本発明の特徴と 直接関係しない音声情報の受信、分離、再生、処理、記 憶などに関する回路やスピーカーなどについては説明を 省略する)。

【0118】以下、画像信号の流れに沿って各部の機能 を説明してゆく。

【0119】まず、TV信号受信回路2113は、たと えば電波や空間光通信などのような無線伝送系を用いて 伝送されるTV画像信号を受信する為の回路である。受

とえば、NTSC方式、PAL方式、SECAM方式な どの諸方式でもよい。また、これらよりさらに多数の走 査線よりなるTV信号(たとえばMUSE方式をはじめ とするいわゆる高品位TV)は、大面積化や大画素数化 に適した前記ディスプレイパネルの利点を生かすのに好 適な信号源である。TV信号受信回路2113で受信さ れたTV信号は、デコーダ2104に出力される。

【0120】また、TV信号受信回路2112は、たと えば同軸ケーブルや光ファイバーなどのような有線伝送 系を用いて伝送されるTV画像信号を受信するための回 路である。前記TV信号受信回路2113と同様に、受 信するTV信号の方式は特に限られるものではなく、ま た本回路で受信されたTV信号もデコーダ2104に出 力される。

【0121】また、画像入力インターフェース回路21 11は、たとえばTVカメラや画像読み取りスキャナー などの画像入力装置から供給される映像信号を取り込む ための回路で、取り込まれた画像信号はデコーダ210 4に出力される。

【0122】また、画像メモリーインターフェース回路 2110は、ビデオテープレコーダー(以下VTRと略 す) に記憶されている映像信号を取り込むための回路 で、取り込まれた映像信号はデコーダ2104に出力さ れる。

【0123】また、画像メモリーインターフェース回路 2109は、ビデオディスクに記憶されている映像信号 を取り込むための回路で、取り込まれた画像信号はデコ ーダ2104に出力される。

【0124】また、画像メモリーインターフェース回路 2108は、いわゆる静止画ディスクのように、静止画 像データを記憶している装置から画像信号を取り込むた めの回路で、取り込まれた静止画像データはデコーダ2 104に出力される。

【0125】また、入出力インターフェース回路210 5は、本表示装置と、外部のコンピュータもしくはコン ピュータネットワークもしくはプリンターなどの出力装 置とを接続するための回路である。画像データや文字・ 図形情報の入出力を行うのはもちろんのこと、場合によ っては本表示装置の備えるCPU2106と外部との間 で制御信号や数値データの入出力などを行うことも可能

【0126】また、画像生成回路2107は、前記入出 カインターフェース回路2105を介して外部から入力 される画像データや文字・図形情報や、あるいはCPU 2106より出力される画像データや文字・図形情報に もとずき表示用画像データを生成するための回路であ る。本回路の内部には、たとえば画像データや文字・図 形情報を蓄積するための書き換え可能メモリーや、文字 コードに対応する画像パターンが記憶されている読み出 信するTV信号の方式は特に限られるものではなく、た 50 し専用メモリーや、画像処理を行うためのプロセッサー などをはじめとして画像の生成に必要な回路が組み込ま れている。

【0127】本回路により生成された表示用画像データ は、デコーダ2104に出力されるが、場合によっては 前記入出力インターフェース回路2105を介して外部 のコンピュータネットワークやプリンターに出力するこ とも可能である。

【0128】また、CPU2106は、主として本表示 装置の動作制御や、表示画像の生成や選択や編集に関わ る作業を行う。

【0129】たとえば、マルチプレクサ2103に制御 信号を出力し、ディスプレイパネルに表示する映像信号 を適宜選択したり組み合わせたりする。また、その際に は表示する映像信号に応じてディスプレイパネルコント ローラ2102に対して制御信号を発生し、画面表示周 波数や走査方法(たとえばインターレースかノンインタ ーレースか)や一画面の走査線の数など表示装置の動作 を適宜制御する。

【0130】また、前記画像生成回路2107に対して 画像データや文字・図形情報を直接出力したり、あるい は前記入出力インターフェース回路2105を介して外 部のコンピュータやメモリーをアクセスして画像データ の文字・図形情報を入力する。

【0131】なお、CPU2106は、むろんこれ以外 の目的の作業にも関わるものであって良い。たとえば、 パーソナルコンピュータやワードプロセッサなどのよう に、情報を生成したり処理する機能に直接関わっても良

【0132】あるいは、前述したように入出力インター フェース回路2105を介して外部のコンピュータネッ トワークと接続し、たとえば数値計算などの作業を外部 機器と協同して行っても良い。

【0133】また、入力部2114は、前記CPU21 06に使用者が命令やプログラム、あるいはデータなど・ を入力するためのものであり、たとえばキーボードやマ ウスのほか、ジョイスティック、バーコードリーダー、 音声認識装置など多様な入力機器を用いる事が可能であ

【0134】また、デコーダ2104は、前記2107 ないし2113より入力される種々の映像信号を3原色 40 信号、または輝度信号とI信号、Q信号に逆変換するた めの回路である。なお、同図中に点線で示すように、デ コーダ2104は内部に画像メモリーを備えるのが望ま しい。これは、たとえばMUSE方式をはじめとして、 逆変換するに際して画像メモリーを必要とするようなテ レビ信号を扱うためである。また、画像メモリーを備え る事により、静止画の表示が容易になる、あるいは前記 画像生成回路2107およびCPU2106と協同して 画像の間引き、補間、拡大、縮小、合成をはじめとする 画像処理や編集が容易に行えるようになるという利点が 50 PU2106により総括的に制御される。

生れるからである。

【0135】また、マルチプレクサ2103は、前記C PU2106より入力される制御信号にもとずき表示画 像を適宜選択するものである。すなわち、マルチプレク サ2103はデコーダ2104から入力される逆変換さ れた映像信号のうちから所望の映像信号を選択して駆動 回路2101に出力する。その場合には、一画面表示時 間内で映像信号を切り替えて選択することにより、いわ ゆる多画面テレビのように、一画面を複数の領域に分け 10 て領域によって異なる画像を表示することも可能であ る。

【0136】また、ディスプレイパネルコントローラ2 102は、前記CPU2106より入力される制御信号 にもとずき駆動回路2101の動作を制御するための回 路である。

【0137】まず、ディスプレイパネルの基本的な動作 に関わるものとして、たとえばディスプレイパネルの駆 動用電源(図示せず)の動作シーケンスを制御するため の信号を駆動回路2101に対して出力する。

【0138】また、ディスプレイパネルの駆動方法に関 わるものとして、たとえば画面表示周波数や走査方法 (たとえばインターレースかノンインターレースか)を 制御するための信号を駆動回路2101に対して出力す

【0139】また、場合によっては表示画像の輝度やコ ントラストや色調やシャープネスといった画質の調整に 関わる制御信号を駆動回路2101に対して出力する場 合もある。

【0140】また、駆動回路2101は、ディスプレイ パネル2100に印加する駆動信号を発生するための回 路であり、前記マルチプレクサ2103から入力される 画像信号と、前記ディスプレイパネルコントローラ21 02より入力される制御信号にもとずいて動作するもの である。

【0141】以上、各部の機能を説明したが、図200 に例示した構成により、本表示装置においては多様な画 像情報源より入力される画像情報をディスプレイパネル 2100に表示する事が可能である。

【0142】すなわち、テレビジョン放送をはじめとす る各種の画像信号はデコーダ2104において逆変換さ れた後、マルチプレクサ2103において適宜選択さ れ、駆動回路2101に入力される。一方ディスプレイ コントローラ2102は、表示する画像信号に応じて駆 動回路2101の動作を制御するための制御信号を発生 する。駆動回路2101は、上記映像信号と制御信号に もとずいてディスプレイパネル2100に駆動信号を印 加する。

【0143】これにより、ディスプレイパネル2100 において画像が表示される。これらの一連の動作は、C

【0144】また、本表示装置においては、前記デコーダ2104に内蔵する画像メモリや、画像生成回路2107およびCPU2106が関与することにより、単に複数の画像情報の中から選択したものを表示するだけでなく、表示する画像情報に対して、たとえば拡大、縮小、回転、移動、エッジ強調、間引き、補間、色変換、画像の縦横比変換などをはじめとする画像処理や、合成、消去、接続、入れ換え、はめ込みなどをはじめとする画像編集を行う事も可能である。また、本実施例の説明では特に触れなかったが、上記画像処理や画像編集と10同様に、音声情報に関しても処理や編集を行うための専

【0145】したがって、本表示装置は、テレビジョン 放送の表示機器、テレビ会議の端末機器、静止画像およ び動画像を扱う画像編集機器、コンピュータの端末機 器、ワードプロセッサをはじめとする事務用端末機器、 ゲーム機などの機能を一台で兼ね備えることが可能で、 産業用あるいは民生用として極めて応用範囲が広い。

用回路を設けても良い。

【0146】なお、上記図200は、表示伝導形放出素子を電子ビーム源とするディスプレイパネルを用いた表 20 示装置の構成の一例を示したにすぎず、これのみに限定されるものではない事は言うまでもない。たとえば、図200の構成要素のうち使用目的上必要のない機能に関わる回路は省いても差し支えない。またこれとは逆に、使用目的によってはさらに構成要素を追加しても良い。たとえば、本表示装置をテレビ電話機として応用する場合には、テレビカメラ、音声マイク、照明機、モデムを含む送受信回路などを構成要素に追加するのが好適である。

【0147】本表示装置においては、とりわけ表面伝導 30型放出素子を電子ビーム源とするディスプレイパネルが容易に薄形化できるため、表示装置全体の奥行きを小さくすることが可能である。それに加えて、表面伝導型放出素子を電子ビーム源とするディスプレイパネルは大画面化画容易で輝度が高く視野角特性にも優れるため、本表示装置は臨場感にあふれ迫力に富んだ画像を視認性良く表示する事が可能である。

[0148]

【発明の効果】本発明によれば、電子放出素子の無効素 子電流をできるだけ小さくして、消費電力の小さい電子 40 発生装置、それを用いた画像形成装置およびそれらの駆 動方法、駆動回路を提供することができる。これによ

り、駆動回路の電流容量や電源容量、冷却装置などの容 量を低減でき、非常に低コストな電子発生装置やそれを

用いた画像形成装置を提供することができる。

【図面の簡単な説明】

【図1】実施例1の駆動回路のブロック図。

【図2】実施例2の駆動回路のブロック図。

【図3】本発明の走査回路の回路図。

【図4】 p u s h - p u l l 構成の回路図 (a) とその タイミングチャート (b)。

) 【図5】本発明の電子発生装置の回路図。

【図6】本発明の等価回路図。

【図7】表示パネルの斜視図。

【図8】フェースプレートの蛍光体配列図。

【図9】平面型の表面伝導型放出素子の平面図(a)と 断面図(B)。

【図10】平面型の表面伝導型放出素子の作製工程を表す図。

【図11】フォーミング電圧を表すタイムチャート。

【図12】活性化電圧と放出電流のタイムチャート。

) 【図13】垂直型の表面伝導型放出素子の断面図。

【図14】垂直型の表面伝導型放出素子の作製工程を表す図。

【図15】表面伝導型放出素子の電圧-電流特性を表す グラフ。

【図16】マルチ電子ビーム基板の平面図。

【図17】マルチ電子ビーム基板の一部断面図。

【図18】マルチプレックスディスプレイのブロック 図。

【図19】M. Hartwell et al. が開示) している従来の表面伝導型放出素子の平面図。

【図20】本発明の課題を表す図。

【図21】本発明の課題を表す図。

【図22】本発明の課題を表す図。

【符号の説明】

101 表示パネル

102 走査回路

104 タイミング発生回路

105 ラッチ回路


106 シフトレジスタ


111 パルス発生回路

120 可変電源


121 カウンタ


【図1】







【図2】










-1201











【図18】



【図21】



【図22】

